Эрм, нет, это первая часть
А вторая именно некий L4
Похоже на маркетинговый булшит, типа увидели сноску, пошли посмотреть о чем речь, а там все шоколадно - мол для какого-то там L4 роутинга ЕСС включен и на ДДР4 и на ДДР5. По сути я думаю тут речь идет об интеловской платформе RAS - reliability, availability, serviceability, там в разделе reliability, касательно DDR есть указание на аппаратный DDR parity check почти в реальном времени, по сути как я понимаю обычные для всех DDR(да оно и в DDR3 было, а вот на DDR2 опционально) parity-check для командно-адресной шины. Т.е. для команд и адресов считается контрольная сумма и шлется в регистры DIMM, там для них пересчитывается контрольная сумма и сверяется с той что пришла. Если случилась беда, то контроллер памяти об этом информируется, а транзакция отменяется. По моему так это работает и это стандартная функция в современном железе, ничего такого интел не изобрел. Короче ни о чем, я остаюсь при факте что некоторые десктопные процы на 680-м чипсете могут работать с ЕСС, но надо найти недорогую связку проца+мать, ну и дождаться когда в ядро линупса завезут нормальный планировщик для сраных Р/Е ядер, а так выходит купишь i9-13700К, а на выходе имеет 8 ядер 16 потоков и ТДП в 250Вт(или сколько там для раскочегареных 6Ггц).