Igor
Пережиток 65-й какой-то
vitex
vitex
Igor
Да, там драм
Igor
Ilya
Вот MPC3
Total CPU DRAM 3584 MB
Total RLDRAM 259 MB
Total DDR DRAM 20352 MB
Eugene
Да, там драм
А плашки выделенные не? Сорян если гружу :)
Ilya
https://null.53bits.co.uk/index.php?page=mx-trio-pfe-lu-deep-dive
vitex
Ilya
@orlik @blademd @Kvitex
Ivan
Ilya
The LU chip has external memory consisting of RLDRAM and DDR3 SDRAM. From a logical perspective, the LU has two categories of memory, Data Memory (DMEM) and Optional Memory (OMEM). The DMEM is physically accessible by all functional blocks within the LU. The use of OMEM is limited to the sFlow application, for inline flow export capabilities. The DMEM is further separated into a small on-chip SRAM called Internal DMEM (IDMEM) and a large off-chip RLDRAM called External DMEM (EDMEM). The IDMEM is used for small fast data elements and the EDMEM is used for the remainder. OMEM is configured to reside on DDR3 SDRAM. In the current designs IDMEM includes ~3 MB of memory arranged in 4 banks. EDMEM consists of four 64 MB devices, with either 2-way or 4-way replicated data elements.
Ilya
...
Evgeniy
Evgeniy
там свой драм
Eugene
Он не под фиб
Ну тоесть это "общий" драм под всё на свете?
Igor
Типа трансляций
Igor
Нетфлоу
Evgeniy
и поди пеналти жирные
Igor
Ilya
Наконец хоть интересный тред в чатике
Evgeniy
хз. надо смотреть.
vitex
Ilya
Evgeniy
И экстендится?
на есп тож модули есть какие-то. но правда мы такую память не нашли в продаже
Igor
Evgeniy
но эт про 100х без икса
Evgeniy
на 1001-х они прям везде пишут что якобы куэфпэ берет часть набортной
Maxim
народ кто в курсе как можно сгенерировать bgp flowspec маршрут?
Maxim
пасиб!!
Eugene
Maxim
а что лучше?
Eugene
Maxim
просто протестить работает ли flowspec на роутере
Maxim
перенаправить траффик в другой vrf
Purrr
гобгп самый лучший
Purrr
как инжектор
Purrr
ваще бомба
Maxim
холивары)
Purrr
кусок питона не одобряю короч
Purrr
если написано на голанге - это как знак качества
Purrr
!
Maxim
питон знаю го не знаю
vitex
про джунос олив забыл
vitex
Purrr
хз
Ilya
Purrr
гобгпд мне очень понравилось
Anton
ewcha
Ilya
Ilya
А формат какой?
Pavel
Purrr
а нафиг ему роуты в кернел пихать
Purrr
он ж инжектор маршрутов
Pavel
MPC5 сильно другой
Pavel
Даже MPC4
Ilya
Pavel
1.5 ?
Ilya
Типо да )
Pavel
Ничего не распарсил из того, что ты сказал
Ilya
А, на 1 тоже lu
Pavel
Вернее, не, MPC4 там же тот же LU, пардон. MPC3-NG, MPC6, вот это все
Pavel
Вообще это не моя гипотеза
Pavel
А кое-кого
Pavel
Смысл в том, что самое сложное это алгоритмы поиска, которые надо реализовать быстро и впихнуть в лукап-блок
Pavel
И если ты умеешь это делать, то ставить туда более дорогую память как бы глупо
Pavel
Собственоо все эти кубические рамы — весь смысл-то ведь в том, что ты сложность переносишь в алгоритм поиска по ним. Всякие эти блум-фильтры и т. д.
Pavel
Ну и если на картах MPC5-like в uKernel сказать “show xlchip 0 ?”, то там есть только ddr3
Evgeny
MPC5 и MPC3-NG это одно и тоже
Evgeny
MPC2 и MPC3 тоже одно и тоже
Ilya
he Gen 1 Trio has one LU chip per PFE and each LU chip has 16 PPEs. Within an LU chip incoming requests are sprayed across all 16 PPEs in a round-robin fashion to spread the load and each PPE has 20 contexts so that a PPE can work even when one thread is stalled (I/O wait for example). The LU chip does not perform work in constant-time (FIFO is not guaranteed for the LU complex, only for a given PPE).
The Gen "1.5" or Enhanced Trio on the MPC3E and MPC4E cards have the XM chip so two LU chips are used per XM chip (two LU chips per PFE, meaning 32 PPEs per PFE). The XM chip load balances parcels across the two LU chips (which load-balance over their respective 16 PPEs).
vitex
vitex
там как минимум pfe разные
Ilya
он наверное имел в виду NG 2|3